如何彌合芯粒間互操作性鴻溝

（本文編譯自Electronic Design）

目前，芯粒已成為下一代系統(tǒng)架構(gòu)討論中的核心議題。當(dāng)前業(yè)界描繪的愿景是：設(shè)計(jì)團(tuán)隊(duì)能夠通過標(biāo)準(zhǔn)接口與簡化流程，混合搭配來自不同供應(yīng)商的芯片，構(gòu)建多芯片系統(tǒng)。

人們常將其類比為現(xiàn)成的IP組件，期望芯粒能像無源器件乃至MCU一樣易于獲取、具備互操作性。然而，盡管這一構(gòu)想極具吸引力，但要實(shí)現(xiàn)，卻與現(xiàn)實(shí)仍相去甚遠(yuǎn)。

芯粒集成的當(dāng)前格局

芯粒通常分為兩種架構(gòu)類型：同質(zhì)橫向擴(kuò)展與異質(zhì)分解集成。同質(zhì)設(shè)計(jì)在一個(gè)封裝內(nèi)使用多個(gè)相同芯片來擴(kuò)展性能容量，而異質(zhì)方案則將針對(duì)特定功能、功能互不相同的芯片組合在一起。

圖1展示了這兩種方式：多芯片系統(tǒng)由重復(fù)的計(jì)算單元或?qū)Ｓ媚K互連構(gòu)成統(tǒng)一系統(tǒng)。這些頂層架構(gòu)策略決定了設(shè)計(jì)團(tuán)隊(duì)如何平衡可擴(kuò)展性、性能與制造復(fù)雜度。

圖1：同質(zhì)與異質(zhì)多芯片架構(gòu)支持不同的芯粒集成策略。

盡管多芯片系統(tǒng)已投入量產(chǎn)，但當(dāng)前實(shí)現(xiàn)方案仍局限于特定應(yīng)用場景。大型企業(yè)自研芯粒，想要掌控設(shè)計(jì)、集成與封裝全流程；小型企業(yè)則與一兩家可信任合作伙伴協(xié)作，在流片前共享交付物、緊密協(xié)同開發(fā)。這些方式可實(shí)現(xiàn)功能設(shè)計(jì)，但尚未形成真正的互操作環(huán)境。

眾多企業(yè)正投資芯粒及相關(guān)封裝技術(shù)，但實(shí)現(xiàn)真正的多廠商芯粒互操作性仍是一項(xiàng)重大挑戰(zhàn)。各廠商普遍采用自研設(shè)計(jì)工具、驗(yàn)證流程、封裝方案與接口標(biāo)準(zhǔn)，導(dǎo)致來自不同供應(yīng)商芯粒的集成工作極為復(fù)雜。

UCIe等標(biāo)準(zhǔn)在物理層與協(xié)議層提供了助力。然而，完整的系統(tǒng)級(jí)集成仍依賴統(tǒng)一的地址映射、一致性模型與軟件協(xié)同。

芯粒可跨芯片集成，需要針對(duì)特定需求進(jìn)行定制設(shè)計(jì)。要實(shí)現(xiàn)更廣泛的互操作性，即不同芯粒可在同一系統(tǒng)中自由組合，仍需一套尚未成型的標(biāo)準(zhǔn)化設(shè)計(jì)流程。

這一目標(biāo)的實(shí)現(xiàn)，有賴于接口標(biāo)準(zhǔn)、設(shè)計(jì)自動(dòng)化工具、系統(tǒng)級(jí)驗(yàn)證、軟件仿真、先進(jìn)測試與全行業(yè)協(xié)作的持續(xù)推進(jìn)。在此之前，芯粒技術(shù)真正的即插即用互操作性仍停留在愿景階段。

片上網(wǎng)絡(luò)架構(gòu)彌合分解式設(shè)計(jì)的鴻溝

當(dāng)前限制芯粒互操作性的諸多集成挑戰(zhàn)，與早年采用軟核IP和硬核IP時(shí)面臨的問題十分相似。

軟核IP以可綜合的RTL代碼形式交付，能夠集成到不同工藝技術(shù)中，具備良好的可移植性，易于在不同設(shè)計(jì)間適配。硬核IP則是針對(duì)特定工藝節(jié)點(diǎn)優(yōu)化的固定物理布局，可復(fù)用性與靈活性受限。與軟核IP不同，存儲(chǔ)器接口等硬核IP組件因必須嚴(yán)格匹配工藝特性，長期以來難以復(fù)用。

芯粒作為物理上分解的硬核IP，進(jìn)一步加劇了這些挑戰(zhàn)。每顆芯片都必須在協(xié)議、電源域、工藝節(jié)點(diǎn)與性能目標(biāo)上保持兼容。若缺乏統(tǒng)一標(biāo)準(zhǔn)與基礎(chǔ)架構(gòu)，設(shè)計(jì)復(fù)雜度將大幅上升。

許多工程師正在將原本用于管理片上系統(tǒng)（SoC）內(nèi)部IP集成的片上網(wǎng)絡(luò)（NoC）架構(gòu)進(jìn)行改造，并將其擴(kuò)展應(yīng)用到多芯片場景。在單芯片設(shè)計(jì)中，片上網(wǎng)絡(luò)通過基于唯一目標(biāo)地址的數(shù)據(jù)包路由，實(shí)現(xiàn)IP模塊間的通信。在多芯片系統(tǒng)中，每顆芯片均可部署一套片上網(wǎng)絡(luò)，并通過橋接結(jié)構(gòu)相互連接。

這種架構(gòu)讓多個(gè)獨(dú)立的片上網(wǎng)絡(luò)在功能上呈現(xiàn)為統(tǒng)一整體。它們在保留寄存器映射與地址完整性的同時(shí)，能夠適配帶寬、電源域與配置差異。設(shè)計(jì)團(tuán)隊(duì)可將SoC劃分至多顆芯片，同時(shí)維持系統(tǒng)級(jí)功能與性能目標(biāo)。

分解式集成讓企業(yè)能夠更高效地開發(fā)滿足性能、成本與合規(guī)要求的系統(tǒng)。將I/O接口、數(shù)字邏輯、存儲(chǔ)控制等功能分離到專用芯片后，每個(gè)模塊均可采用最適配的工藝節(jié)點(diǎn)實(shí)現(xiàn)。

領(lǐng)先的半導(dǎo)體企業(yè)已在采用此類策略。在汽車等對(duì)可靠性與認(rèn)證要求嚴(yán)苛的領(lǐng)域，分解式集成支持對(duì)單個(gè)芯粒進(jìn)行增量升級(jí)，同時(shí)保持系統(tǒng)其余部分的合規(guī)性。

芯粒生態(tài)系統(tǒng)展望

行業(yè)的長遠(yuǎn)愿景是構(gòu)建一個(gè)芯粒生態(tài)系統(tǒng)，設(shè)計(jì)團(tuán)隊(duì)能夠選用來自不同供應(yīng)商的組件，并借助可互操作標(biāo)準(zhǔn)將其集成。這與如今通過標(biāo)準(zhǔn)化應(yīng)用程序接口（API）組合來自多個(gè)來源的程序庫十分相似，該模式將為系統(tǒng)設(shè)計(jì)帶來更強(qiáng)的靈活性、更快的開發(fā)周期以及更加模塊化的開發(fā)方法。

然而，當(dāng)下的現(xiàn)實(shí)仍停留在專屬開發(fā)流程與預(yù)驗(yàn)證的合作關(guān)系中。盡管多芯片系統(tǒng)已實(shí)現(xiàn)量產(chǎn)，尤其是在頭部企業(yè)中，但其集成依賴于受控的開發(fā)環(huán)境以及可信供應(yīng)商之間的緊密協(xié)作。

與此同時(shí)，互連技術(shù)、封裝技術(shù)與片上網(wǎng)絡(luò)抽象層的進(jìn)步，正在為未來的互操作性奠定基礎(chǔ)。

隨著行業(yè)不斷向前發(fā)展，保持務(wù)實(shí)的看法至關(guān)重要。芯粒模式前景廣闊，但要充分發(fā)揮其潛力仍需時(shí)間。