半導(dǎo)體IP，變得炙手可熱

AI 浪潮席卷產(chǎn)業(yè)的當(dāng)下，所有人的目光都聚焦在CPU、GPU、存儲(chǔ)器這些 “臺(tái)前主角” 身上，卻少有人留意，IP行業(yè)正從一個(gè)穩(wěn)定的“慢賽道”一躍成為整個(gè)半導(dǎo)體生態(tài)中最炙手可熱的板塊。

如果說(shuō)芯片設(shè)計(jì)公司是AI時(shí)代的“淘金者”，那么半導(dǎo)體IP廠商就是那個(gè)“賣鏟人”——在每一顆AI芯片的背后，都離不開(kāi)IP廠商提供的處理器內(nèi)核、高速接口和各類功能模塊。而當(dāng)淘金熱愈演愈烈時(shí)，最先賺得盆滿缽滿的往往是那些出售工具和補(bǔ)給的人。

01

AI淘金熱里，IP才是隱形贏家

半導(dǎo)體IP市場(chǎng)的熱度，首先體現(xiàn)在持續(xù)創(chuàng)新高的市場(chǎng)規(guī)模上。鑒于 2025 年全球 IP 市場(chǎng)規(guī)模的官方數(shù)據(jù)尚未披露，本部分分析將優(yōu)先采用 2024 年的統(tǒng)計(jì)數(shù)據(jù)。

據(jù)行業(yè)機(jī)構(gòu)IPnest發(fā)布數(shù)據(jù)顯示，2024年全球半導(dǎo)體設(shè)計(jì)IP（知識(shí)產(chǎn)權(quán)）市場(chǎng)規(guī)模達(dá)到84.916億美元（折合約85億美元），較2023年的70.625億美元增長(zhǎng)20.2%，創(chuàng)下歷史新高。其中全球設(shè)計(jì)IP市場(chǎng)TOP10廠商營(yíng)收合計(jì)70.89億美元，同比增長(zhǎng)22.8%，市場(chǎng)份額從2023年的81.7%提升至83.7%。其中，ARM、Synopsys兩家企業(yè)合計(jì)占據(jù)66%的市場(chǎng)份額。

從2016年至2024年，全球IP市場(chǎng)增長(zhǎng)了145%，其中，Synopsys和Cadence的增長(zhǎng)率分別達(dá)到326%和321%，而ARM的增長(zhǎng)率為124%。

02

IP十強(qiáng)，優(yōu)勢(shì)解析

在移動(dòng)端CPU IP領(lǐng)域，ARM是當(dāng)之無(wú)愧的龍頭，是智能手機(jī)、AIoT、汽車電子等領(lǐng)域大都選擇該架構(gòu)。ARM的全棧化 IP 矩陣覆蓋從低功耗 Cortex-M 系列（MCU）、高性能 Cortex-A 系列（手機(jī) / 服務(wù)器），到 AI 專用Neoverse系列（數(shù)據(jù)中心 / AI 芯片），以及 Mali GPU、Ethos NPU 等完整 IP 組合，滿足從邊緣到云端的全場(chǎng)景需求。

在生態(tài)壁壘方面，目前全球有超千家芯片設(shè)計(jì)公司基于 ARM 架構(gòu)開(kāi)發(fā)產(chǎn)品，形成 “ARM 架構(gòu)→芯片→軟件生態(tài)→終端用戶” 的完整閉環(huán)，也是RISC-V 架構(gòu)最大的競(jìng)爭(zhēng)對(duì)手。

Synopsys 和Cadence均為EDA龍頭，其IP業(yè)務(wù)是其整體戰(zhàn)略的關(guān)鍵一環(huán)，旨在與自家的EDA工具形成合力，特別是在數(shù)字后端、定制設(shè)計(jì)和系統(tǒng)級(jí)驗(yàn)證等領(lǐng)域提供強(qiáng)大的IP支持。

其中Synopsys提供行業(yè)最廣泛的基礎(chǔ)IP組合，同時(shí)擁有業(yè)界最廣泛的高速接口IP組合，涵蓋PCIe、CXL、以太網(wǎng)、HBM、Chiplet互連（UCIe）等所有關(guān)鍵協(xié)議。

Cadence側(cè)重高速接口與專用處理器 IP 雙線發(fā)力，高速 SerDes、HBM 接口性能頂尖，旗下 Tensilica DSP/AI 處理器 IP 具有獨(dú)特優(yōu)勢(shì)，與模擬/混合信號(hào) EDA 工具鏈融合更緊密。

Alphawave專注于112G/224G等超高速SerDes IP，技術(shù)性能對(duì)標(biāo)Synopsys/Cadence，在數(shù)據(jù)中心、AI 芯片、Chiplet領(lǐng)域快速崛起。并且在UCIe、CXL等Chiplet互聯(lián)標(biāo)準(zhǔn)上深度布局，為 AI 加速器、HPC 芯片提供高速 Die-to-Die 互聯(lián) IP，是Chiplet 架構(gòu)普及的核心受益者。

Rambus專注于 DDR、LPDDR、HBM 等高速存儲(chǔ)器接口 IP，是 AI 加速器、數(shù)據(jù)中心、智能手機(jī)內(nèi)存互聯(lián)的核心供應(yīng)商，尤其在 HBM3/HBM4 等高端存儲(chǔ)接口領(lǐng)域技術(shù)壁壘極高。LPDDR5T/5x等低功耗存儲(chǔ)器控制器 IP，專為移動(dòng)設(shè)備、AIoT 設(shè)計(jì)，在功耗控制上業(yè)界領(lǐng)先。

Imagination的PowerVR GPU IP以低功耗、高能效比著稱，在圖形渲染、AI 推理融合方面優(yōu)勢(shì)顯著，支持多精度計(jì)算，適配智能手機(jī)、汽車電子等嚴(yán)苛功耗場(chǎng)景。

eMemory Technology（力旺電子）是全球最大的嵌入式非易失性存儲(chǔ) IP 供應(yīng)商，提供 OTP、MTP、Flash、ReRAM 等全品類 NVM IP，廣泛應(yīng)用于 MCU、IoT、汽車電子、AIoT 等領(lǐng)域。

Verisilicon（芯原股份）技術(shù)優(yōu)勢(shì)是IP 品類豐富，其獨(dú)特的"SiPaaS"商業(yè)模式將半導(dǎo)體IP授權(quán)與一站式芯片定制服務(wù)有機(jī)結(jié)合，形成了完整的產(chǎn)業(yè)生態(tài)閉環(huán)。 通過(guò)平臺(tái)化的服務(wù)模式，芯原能夠?yàn)榭蛻舸蠓s短芯片開(kāi)發(fā)周期，降低研發(fā)成本，提高產(chǎn)品競(jìng)爭(zhēng)力。

Ceva的無(wú)線通信 IP 全球領(lǐng)先，可提供藍(lán)牙、Wi-Fi、5G、UWB 等無(wú)線通信 IP，是 IoT、智能手機(jī)、汽車電子等領(lǐng)域無(wú)線互聯(lián)的核心供應(yīng)商，尤其在低功耗藍(lán)牙 IP 領(lǐng)域市占率極高。

SST（冠捷半導(dǎo)體）的技術(shù)優(yōu)勢(shì)是SuperFlash 嵌入式存儲(chǔ) IP。其專注于嵌入式閃存技術(shù)，提供高可靠性、低功耗的 Flash IP，廣泛應(yīng)用于消費(fèi)電子、工業(yè)、汽車等領(lǐng)域，是 MCU、IoT 芯片的核心存儲(chǔ) IP 供應(yīng)商。

然而，比整體增長(zhǎng)更值得關(guān)注的，是市場(chǎng)內(nèi)部正在發(fā)生的結(jié)構(gòu)性變化。

03

接口IP，增速迅猛

半導(dǎo)體IP主要分為處理器類（CPU/GPU/NPU）、接口類（PCIe/CXL/DDR）、車規(guī)級(jí)、互聯(lián)類（Chiplet 相關(guān)）等。過(guò)去，處理器IP（如CPU、GPU內(nèi)核）是市場(chǎng)的絕對(duì)主角。但隨著生成式AI的崛起，系統(tǒng)性能的瓶頸不再僅僅取決于單一計(jì)算核心的強(qiáng)弱，而是由“計(jì)算能力、內(nèi)存帶寬、互連帶寬、系統(tǒng)延遲”中最慢的一環(huán)決定。算力正在從“決定性優(yōu)勢(shì)”走向“基礎(chǔ)設(shè)施化”，而決定數(shù)據(jù)能否高效流動(dòng)的“連接”能力，則成為了新的權(quán)力中心。

這一轉(zhuǎn)變直接反映在IP市場(chǎng)的品類消長(zhǎng)上：

在過(guò)去很長(zhǎng)一段時(shí)間里，處理器 IP 都是半導(dǎo)體 IP 市場(chǎng)的核心，占據(jù)絕對(duì)主導(dǎo)地位。但2024 年有線接口 IP 的增長(zhǎng)率達(dá)到 23.5%，高于處理器類IP增速，成為 IP 市場(chǎng)增長(zhǎng)的主要驅(qū)動(dòng)力。這一領(lǐng)域的增長(zhǎng)，主要得益于 PCIe、DDR、以太網(wǎng)和 D2D 等協(xié)議的廣泛應(yīng)用。具體來(lái)看：

AI算力瓶頸倒逼，高端接口成為“剛需”

當(dāng)大模型邁入千億、萬(wàn)億參數(shù)時(shí)代，AI芯片、HPC芯片對(duì)數(shù)據(jù)傳輸帶寬的渴求呈指數(shù)級(jí)飆升，PCIe 6.0/7.0、CXL 3.0、HBM4、224G/400G SerDes這些高速接口，早已不是簡(jiǎn)單的輔助模塊，而是制約算力釋放的“命門”。更關(guān)鍵的是，高端接口的設(shè)計(jì)門檻堪稱業(yè)內(nèi)“硬骨頭”，涉及高頻信號(hào)完整性、低功耗控制等多重技術(shù)難題，企業(yè)自研不僅要投入上億元研發(fā)成本，更要面對(duì)流片失敗的巨大風(fēng)險(xiǎn)，而Synopsys、Cadence、Alphawave等廠商的成熟商用接口IP，自然成為芯片廠商的最優(yōu)解。

Chiplet架構(gòu)普及，拉動(dòng)接口IP用量激增

Chiplet芯粒架構(gòu)的普及，徹底顛覆了傳統(tǒng)芯片設(shè)計(jì)邏輯，多芯粒異構(gòu)集成模式下，不同功能芯粒的協(xié)同工作，完全依賴UCIe、SerDes等Die-to-Die接口IP，每顆Chiplet需搭載多組接口實(shí)現(xiàn)高速互通，既拉動(dòng)接口IP用量幾乎翻倍，也推動(dòng)其技術(shù)規(guī)格持續(xù)迭代。

先進(jìn)制程演進(jìn)，接口IP愈發(fā)不可替代

3nm、2nm先進(jìn)制程的演進(jìn)，進(jìn)一步放大了接口IP的不可替代性：制程節(jié)點(diǎn)提升帶來(lái)的線寬縮小、信號(hào)干擾加劇，讓接口設(shè)計(jì)難度呈幾何級(jí)數(shù)攀升，自研周期拉長(zhǎng)、成本翻倍，商用IP的性價(jià)比與安全性優(yōu)勢(shì)愈發(fā)凸顯；再疊加PCIe、CXL等接口協(xié)議每2-3年一次的快速迭代，以及SoC芯片集成度提升帶來(lái)的IP復(fù)用剛需，接口IP的增長(zhǎng)動(dòng)能被徹底激活。

接口 IP 的爆發(fā)式增長(zhǎng)，不僅重構(gòu)了半導(dǎo)體 IP 市場(chǎng)的品類權(quán)重，更讓 “IP 話語(yǔ)權(quán)” 成為產(chǎn)業(yè)競(jìng)爭(zhēng)的核心戰(zhàn)場(chǎng)，那些手握核心 IP 的企業(yè)，既能憑借技術(shù)壁壘占據(jù)產(chǎn)業(yè)鏈高地，也能通過(guò)生態(tài)綁定搶占市場(chǎng)份額。正是在這樣的產(chǎn)業(yè)邏輯下，一場(chǎng)圍繞 IP 的布局戰(zhàn)悄然打響，巨頭們紛紛通過(guò)收購(gòu)、自研等方式，加速構(gòu)建屬于自己的 IP 護(hù)城河。

04

巨頭搶灘，爭(zhēng)奪IP話語(yǔ)權(quán)

格芯，相繼完成兩筆收購(gòu)

去年7月至今年1月，格芯完成了兩筆關(guān)于IP的收購(gòu)，分別是收購(gòu)的EDA+IP龍頭企業(yè)Synopsys的ARC處理器 IP 解決方案業(yè)務(wù)、AI和處理器IP領(lǐng)先供應(yīng)商MIPS。

其中MIPS擁有40 余年處理器IP研發(fā)經(jīng)驗(yàn)，核心產(chǎn)品包括基于RISC-V架構(gòu)的Atlas系列CPU IP、高性能實(shí)時(shí)處理器IP，主打中高端邊緣計(jì)算場(chǎng)景；Synopsys的ARC處理器IP業(yè)務(wù)覆蓋ARC-V（RISC-V）和 ARC CPU IP、DSP IP、神經(jīng)網(wǎng)絡(luò)處理單元（NPU）IP，以及相關(guān)軟件開(kāi)發(fā)工具，主打低功耗、低成本、高可配置性。

兩者整合后，格芯可以提供超低功耗 IoT 處理器到高性能邊緣 AI 處理器、從CPU/DSP到NPU的全棧式計(jì)算 IP 解決方案。值得注意的是，這兩筆收購(gòu)還有另一個(gè)核心價(jià)值，即讓格芯成為RISC-V 生態(tài)核心玩家。RISC-V 作為開(kāi)源指令集架構(gòu)，憑借開(kāi)放、靈活、低成本、自主可控的優(yōu)勢(shì)，正在邊緣計(jì)算、物聯(lián)網(wǎng)、汽車電子等領(lǐng)域搶占ARM的市場(chǎng)份額。

晶圓代工廠向客戶提供的IP多為接口類的基礎(chǔ)模塊，而Arm等公司會(huì)針對(duì)部分制程節(jié)點(diǎn)定制其處理器核心。但通過(guò)此次收購(gòu)，格芯將成為首家基于開(kāi)源RISC-V指令集架構(gòu)、面向計(jì)算應(yīng)用場(chǎng)景提供處理器IP的代工廠商。

在晶圓代工領(lǐng)域，臺(tái)積電憑借先進(jìn)制程（3nm/2nm）、極致良率、完善生態(tài)，占據(jù)晶圓代工市場(chǎng)約七成的市場(chǎng)份額，尤其在高端 AI 芯片、手機(jī) SoC 領(lǐng)域幾乎壟斷。而格芯早在2018年就已決定放棄先進(jìn)制程研發(fā)，聚焦14/12nm及以上特色工藝。因此，選擇錯(cuò)位競(jìng)爭(zhēng)、聚焦差異化，或許會(huì)是格芯的成功路徑之一。

高通收購(gòu)Alphawave

Alphawave Semi最初叫 Alphawave IP。正如其名，它是一家純粹的 IP 供應(yīng)商，正如上文所言，其核心拳頭產(chǎn)品是 SerDes（解復(fù)用器），覆蓋PCIe、CXL、UCIe等協(xié)議。這是一種讓數(shù)據(jù)在芯片內(nèi)外進(jìn)行超高速傳輸?shù)年P(guān)鍵技術(shù)。去年6月，美國(guó)芯片巨頭高通宣布以約24億美元現(xiàn)金收購(gòu)Alphawave。據(jù)悉，Alphawave的客戶包括亞馬遜AWS等頭部企業(yè)。

此次收購(gòu)被視為高通“重返數(shù)據(jù)中心”的關(guān)鍵一步。2017年，高通曾推出ARM架構(gòu)服務(wù)器芯片Centriq 2400，但因Arm生態(tài)薄弱及市場(chǎng)競(jìng)爭(zhēng)壓力退出。2021年，高通以14億美元收購(gòu)高性能Arm服務(wù)器芯片設(shè)計(jì)公司Nuvia，重新積蓄技術(shù)能量。

此次收購(gòu)Alphawave，高通旨在AI 數(shù)據(jù)中心和高性能計(jì)算的網(wǎng)絡(luò)傳輸技術(shù)方面的短板。通過(guò)整合Alphawave的高速互聯(lián)IP，高通可優(yōu)化芯片間數(shù)據(jù)傳輸效率，降低AI算力部署成本，尤其在UCIe小芯片互聯(lián)領(lǐng)域搶占先機(jī)。

此外，IP大廠也在通過(guò)收購(gòu)、技術(shù)研發(fā)等路線，增強(qiáng)自身實(shí)力。2025年4月17日，Cadence宣布，已與 Arm 達(dá)成最終協(xié)議，收購(gòu) Arm 的 Artisan 基礎(chǔ) IP 業(yè)務(wù)。該業(yè)務(wù)涵蓋標(biāo)準(zhǔn)單元庫(kù)、內(nèi)存編譯器以及針對(duì)領(lǐng)先代工廠先進(jìn)工藝節(jié)點(diǎn)優(yōu)化的通用 I/O（GPIO）。此次交易將增強(qiáng) Cadence 不斷擴(kuò)展的設(shè)計(jì) IP 產(chǎn)品線，其核心產(chǎn)品包括領(lǐng)先的協(xié)議和接口 IP、內(nèi)存接口 IP、適用于最先進(jìn)節(jié)點(diǎn)的 SerDes IP，以及即將收購(gòu)的 Secure-IC 公司提供的嵌入式安全 IP。Cadence 硅片解決方案事業(yè)部高級(jí)副總裁兼總經(jīng)理 Boyd Phelps 表示：隨著 Arm 的 Artisan IP 的加入，Cadence 將進(jìn)入基礎(chǔ) IP 市場(chǎng)，并支持設(shè)計(jì)服務(wù)和小芯片產(chǎn)品的新增長(zhǎng)。

AI算力時(shí)代的到來(lái)，徹底重塑了半導(dǎo)體產(chǎn)業(yè)的價(jià)值邏輯，半導(dǎo)體IP從“產(chǎn)業(yè)配角”躍升為“核心中樞”，成為決定芯片性能、研發(fā)效率與產(chǎn)業(yè)話語(yǔ)權(quán)的關(guān)鍵變量。未來(lái)，隨著AI算力需求的持續(xù)提升、Chiplet架構(gòu)的普及與RISC-V的崛起，半導(dǎo)體IP市場(chǎng)將迎來(lái)更激烈的競(jìng)爭(zhēng)與更深刻的變革。