PCIe 8.0 規范草案發布： 速度高達1TB/s

PCI-SIG宣布PCIe 8.0規范草案0.5現已面向會員發布，標志著首個正式草案提前完成。完整的PCIe 8.0規范仍計劃于2028年發布，在x16配置下可提供高達256GT/s的原始傳輸速率和高達1.0TB/s的雙向帶寬。

這是繼PCI-SIG此前發布的PCIe 8.0之后的下一步舉措。草案0.5整合了成員對2025年9月發布的草案0.3規范的反饋意見，PCI-SIG表示該標準仍將按計劃于2028年發布完整規范。

PCI-SIG 的主要幻燈片顯示了基本目標：PCIe 8.0 將 PCIe 7.0 的速度從 128 GT/s 提高到 256 GT/s，同時保持 PAM4 信號和 FLIT 編碼。

分代路線圖非常重要，因為 PCIe 7.0 于 2025 年 6 月才剛剛向成員發布。PCIe 8.0 并非近期平臺功能，但 2028 年的目標可以告訴芯片、連接器、重定時器供應商和平臺團隊，互連標準的未來版本將朝著哪個方向發展。

理解此次更新的一個有效方法是從通道帶寬的角度出發。PCI-SIG 的帶寬表顯示，PCIe 8.0 將 x16 鏈路的傳輸速度提升至 1TB/s，即使是 x4 鏈路也能達到 256GB/s。這對于未來的加速器、網卡、固態硬盤以及與 CXL 相關的平臺設計來說，意味著巨大的 I/O 帶寬。如果您需要經常計算或參考 PCIe 速度，那么這張圖表絕對是您必備的參考資料之一。

合規時間通常晚于最終規范發布。PCI-SIG 表示，集成商名單通常在完整規范發布三年后最終確定，初步測試通常在 1.0 版本發布兩年后開始。早期產品可能在正式合規之前上市，但合規計劃有助于更廣泛的生態系統互操作性。

人工智能平臺顯然是壓力點之一。PCIe 仍然是 CPU、GPU、加速器、內存擴展、存儲和網絡設備之間主要的 I/O 接口。隨著加速器平臺的發展，PCI-SIG 指出，更高的速度、無序 I/O 和 MultiLink 技術是提升帶寬和降低延遲的關鍵。

隨著信號傳輸速度的提升，電氣傳輸距離變得越來越短，因此光通道 PCIe 技術的重要性日益凸顯。PCI-SIG 于 2025 年 6 月發布了適用于 PCIe 6.0 和7.0 兼容設計的光學感知重定時器 ECN ，并計劃在 PCIe 8.0 中推出光學更新。正因如此，我們才看到了諸如Microchip 的 PCIe Gen5 x16 over QSFP56-DD 、 Kioxia 的 AIO Core 以及 Kyocera 的 PCIe Gen5 over Optics SSD 等演示。

銅纜是該平臺的重要組成部分。CopprLink 的內部和外部規范目前支持 PCIe 5.0 和 PCIe 6.0，并計劃支持 PCIe 7.0 和 PCIe 8.0。這一點至關重要，因為未來的系統需要比僅靠主板上的短走線所能提供的更大的拓撲靈活性。

圍繞下一代 PCIe 仍然有很多活動。

PCIe 8.0 草案 0.5 代表著 I/O 互連領域的穩步發展，因為人工智能和數據中心工作負載對帶寬的需求日益增長。2028 年的正式發布目標為芯片供應商提供了充足的時間，以便在規范最終確定后開發符合要求的產品。光纖和銅纜的并行開發將有助于系統設計人員管理信號完整性并克服傳輸距離方面的挑戰。每個通道的帶寬都非常驚人，這讓我們對未來幾代服務器充滿期待。

為什么速度再次翻倍很重要

從上面介紹可以看到，I/O 帶寬每 3 年翻一番，這其實非常重要。

現代計算處理的數據量遠遠超過了以往幾代 I/O 的設計承載能力。人工智能訓練集群、加速分析、智能網卡和存儲設備都在不斷挑戰現有主機到加速器以及加速器到加速器之間鏈路的承載極限。單個 x16 接口的處理速度突破每秒 TB 級，有助于重新平衡服務器內部的縱向擴展流水線（CPU?GPU、GPU?GPU、設備?設備）以及與高速網絡的橫向擴展鏈路。在 800G/1.6T 及未來以太網時代，主機接口必須避免成為瓶頸。

這些轉變并非抽象概念。它們會影響拓撲結構、機架布局、網絡結構、內存池策略以及整個系統的經濟性。

帶寬翻倍使 PCIe 憑借其互操作性、可靠性和高質量的 PHY，能夠實現更低的延遲連接，從而繼續保持其在機箱內和機架內鏈路領域的領先標準地位。與任何其他替代技術相比，這充分利用了現有基礎設施，并能最大限度地降低未來部署的風險，簡化實施過程。

未來工程挑戰

多個技術方面將決定設計能否在實際功耗和成本范圍內達到 PCIe 8.0 的性能目標：

• 通道長度和材料。更高的奈奎斯特頻率會收緊插入損耗預算，并使銅箔長度更具挑戰性。PCB材料、連接器、過孔結構和更短的內部走線都成為關鍵變量。隨著速度的提高，重定時器預計將得到更廣泛的應用。
• 接收機復雜度。高速通信領域仍在評估MLSD類均衡方法，以在高損耗信道上恢復數據。這些技術需要接收機內部更強大的計算能力，但隨著256 GT/s信道下眼圖張開度的縮小，這些能力可能必不可少。
• 光路。隨著銅纜接近物理極限，光路成為滿足傳輸距離和拓撲結構需求的切實可行的選擇。PCI-SIG 指出，正在審查 8.0 版本連接器和互連的更新，同時保持向后兼容性。
• 延遲和可靠性。工作組正在驗證延遲和前向糾錯 (FEC) 目標，以確保實際吞吐量能夠隨信令速率而擴展，而不僅僅是達到理論最大值。

PCIe的互操作性和合規性計劃是其在眾多市場取得成功的主要原因之一。在合規性研討會上，設備必須通過所有強制性測試，包括電氣和協議合規性測試，以及至少80%的互操作性測試——這種方法鼓勵企業盡早參與，同時確保生態系統的質量。隨著企業開始評估PCIe 8.0在不同電路板、通道和系統類型上的表現，這些重要性只會與日俱增。