揭秘世界上最流行的芯片：555定時器

公眾號記得加星標??，第一時間看推送不會錯過。

如果你玩過電子電路，你可能聽說過555定時器集成電路，據說它是世界上最暢銷的集成電路，銷量達數十億片。555由模擬集成電路大師漢斯·卡門津德（Hans Camenzind）于1970年設計，被譽為有史以來最偉大的芯片之一，甚至有專門介紹555 定時器電路的書籍 。

鑒于555定時器的普及程度，我想探究一下555定時器的內部構造及其工作原理。雖然555定時器通常以黑色塑料集成電路的形式出售，但它也有金屬外殼封裝的，可以用鋼鋸將其鋸開， 露出里面的微型芯片。

555定時器的簡要說明

555 定時器有數百種應用，可以作為定時器、鎖存器、壓控振蕩器或調制器等各種電路使用。下圖展示了 555 定時器如何作為簡單的振蕩器工作。在 555 芯片內部，三個電阻構成一個分壓器，產生電源電壓的 1/3 和 2/3 的參考電壓。外部電容會在這兩個電壓值之間進行充放電，從而產生振蕩。更詳細地說，電容會通過外部電阻緩慢充電 (A)，直到其電壓達到 2/3 參考電壓。此時 (B)，上比較器（閾值比較器）會關閉觸發(fā)器和輸出。這會導通放電晶體管，使電容緩慢放電 (C)。當電容上的電壓達到 1/3 參考電壓 (D) 時，下比較器（觸發(fā)比較器）導通，使觸發(fā)器和輸出置位，然后循環(huán)重復。電阻和電容的值控制著振蕩的時序，從微秒到小時不等。

總而言之，555定時器的關鍵組件包括用于檢測電壓上下限的比較器、用于設置這些限值的三電阻分壓器，以及用于跟蹤電路充電或放電狀態(tài)的觸發(fā)器。555定時器還有兩個引腳（復位引腳和控制電壓引腳），我上面沒有提到；它們可以用于更復雜的電路。

集成電路的結構

下圖展示了通過顯微鏡觀察到的555定時器的硅芯片。在硅芯片上方，一層薄薄的金屬層連接著芯片的不同部分。這層金屬在照片中清晰可見，呈現(xiàn)為黃白色的走線和區(qū)域。金屬層下方是一層薄薄的玻璃狀二氧化硅層，它起到絕緣作用，將金屬與硅芯片隔離開來；只有二氧化硅層上的接觸孔允許金屬與硅芯片連接。在芯片邊緣，細導線將金屬焊盤連接到芯片的外部引腳。

芯片上不同類型的硅很難直接觀察。芯片的某些區(qū)域會經過摻雜處理，以改變硅的電學特性。N型硅含有過量的電子（帶負電），而P型硅則缺乏電子（帶正電）。在照片中，這些區(qū)域呈現(xiàn)出略微不同的顏色，并被一圈細細的黑色邊框包圍。這些區(qū)域是芯片的基本組成單元，構成晶體管和電阻器。

集成電路內部的NPN晶體管

晶體管是芯片的關鍵元件。555定時器使用NPN和PNP雙極型晶體管。如果你學過電子學，你可能見過類似下圖的NPN晶體管示意圖，圖中顯示了晶體管的集電極（C）、基極（B）和發(fā)射極（E）。圖中晶體管被描繪成由兩層對稱的N型硅夾在一層P型硅中間；NPN層構成NPN晶體管。但實際上，芯片上的晶體管與此截然不同，而且基極通常不在中間！

下圖展示了555定時器芯片上的一個晶體管。硅片上略微不同的色調表明了摻雜區(qū)域，這些區(qū)域分別形成了N型區(qū)和P型區(qū)。泛白的區(qū)域是硅片上方的金屬層——這些金屬層構成了連接集電極、發(fā)射極和基極的導線。發(fā)射極在芯片上呈“靶心”狀，基極則被矩形區(qū)域包圍。

照片下方是一張橫截面圖，展示了晶體管的結構。它遠比你在書本上看到的NPN夾層結構復雜得多，但如果你仔細觀察“E”下方的垂直橫截面，就能找到構成晶體管的NPN層。發(fā)射極（E）連接到N+硅層。其下方是連接到基極（B）的P層。再往下是（間接）連接到集電極（C）的N+層。晶體管周圍環(huán)繞著一個P+環(huán)，將其與相鄰元件隔離。

集成電路內部的PNP晶體管

你可能會認為 PNP 晶體管與 NPN 晶體管類似，只是互換了 N 區(qū)和 P 區(qū)硅的角色。但由于種種原因，PNP 晶體管的結構完全不同。它們由一個小型圓形發(fā)射極 (P) 構成，發(fā)射極被一個環(huán)形基極 (N) 包圍，基極又被集電極 (P) 包圍。這種結構在水平方向上形成了一個“PNP 三明治”，這與 NPN 晶體管的垂直結構截然不同。

下圖展示了555定時器中的一個PNP晶體管，以及顯示其硅結構的橫截面圖。請注意，雖然基極的金屬觸點位于晶體管邊緣，但它通過N區(qū)和N+區(qū)與集電極和發(fā)射極之間的有源環(huán)電連接。集電極和基極之間有一條金屬線，但它并非晶體管的一部分。

555定時器中的輸出晶體管比其他晶體管大得多，并且結構也不同，以便產生高電流輸出。下圖顯示了其中一個輸出晶體管。請注意發(fā)射極和基極之間多個相互交錯的“指狀”結構，它們被較大的集電極包圍著。

硅中電阻器的實現(xiàn)方式

電阻器是模擬芯片的關鍵組件。然而，集成電路中的電阻器體積較大且精度不高；不同芯片之間的電阻值可能相差高達 50%。因此，模擬集成電路的設計使得電阻器的比值（即電阻值與阻值的比值）比值并不重要，因為比值幾乎保持不變。

上圖展示了555定時器中的一個1KΩ電阻，它由一條P型硅條構成（圖中以輪廓線顯示）。請注意，該電阻連接了兩根金屬導線，并且還有一根金屬導線橫跨其上。下圖所示的電阻是一個L形100KΩ夾緊電阻。夾緊電阻上方覆蓋的一層N型硅使導電區(qū)域變得更薄（即起到夾緊作用），從而形成一個阻值更高但精度更低的電阻值。

IC元件：電流鏡

模擬集成電路中有一些非常常見的子電路，但乍一看可能令人費解。電流鏡就是其中之一。如果您看過模擬集成電路的框圖，可能會看到下面這些表示電流源的符號，并好奇電流源是什么以及為什么要使用它。其原理是，從一個已知的電流開始，然后可以使用一個簡單的晶體管電路（即電流鏡）“復制”多個相同的電流。

下圖展示了如何使用兩個相同的晶體管實現(xiàn)電流鏡。參考電流流過左側的晶體管。（在這種情況下，電流由電阻設定。）由于兩個晶體管的發(fā)射極電壓和基極電壓相同，它們輸出的電流也相同，因此右側的電流與左側的參考電流相匹配。

電流鏡的一個常見用途是替代電阻器。如前所述，集成電路內部的電阻器體積龐大且精度不高。因此，盡可能使用電流鏡代替電阻器可以節(jié)省空間。此外，電流鏡產生的電流幾乎完全相同，這與兩個電阻器產生的電流不同。

上面的三個晶體管構成一個具有兩個輸出端的電流鏡。請注意，這三個晶體管共用一個基極，基極連接到右側的集電極，并且右側的發(fā)射極也連接在一起。左側的晶體管是一個維德拉電流源，它是電流鏡的一種改進型，產生的電流較小。在原理圖中，右側的兩個晶體管被繪制成一個雙集電極晶體管，即 Q19。

IC元件：差分對

第二個需要理解的重要電路是差分對，它是模擬集成電路中最常用的雙晶體管子電路。[7] 你可能想知道比較器是如何比較兩個電壓的，或者運算放大器是如何相減兩個電壓的。這就是差分對的作用。

上圖所示為一個簡單的差分對。底部的電流吸收器提供一個固定的電流 I，該電流被分配到兩個輸入晶體管。如果輸入電壓相等，電流將平均分配到兩個支路（I1 和 I2）。如果其中一個輸入電壓略高于另一個，則對應的晶體管將導通更多電流，因此一個支路獲得更多電流，而另一個支路獲得更少電流。即使輸入電壓差異很小，也足以將大部分電流導向“占優(yōu)”的支路，從而觸發(fā)比較器的導通或截止。

在555定時器中，閾值比較器使用NPN晶體管，而觸發(fā)比較器使用PNP晶體管。這使得閾值比較器可以在接近電源電壓的條件下工作，而觸發(fā)比較器可以在接近地電壓的條件下工作。此外，555定時器的比較器在每個輸入端都使用兩個晶體管（達林頓管對）來緩沖輸入信號。

555示意圖交互式瀏覽器

下方的555芯片照片和原理圖是交互式的。點擊芯片或原理圖中的某個元件，即可顯示該元件的簡要說明。

簡單來說，芯片上最顯眼的部分是大型輸出晶體管和放電晶體管。閾值比較器由Q1至Q8組成。觸發(fā)比較器由Q10至Q13以及電流鏡Q9組成。Q16和Q17構成觸發(fā)器。構成分壓器的三個5KΩ電阻位于芯片中央。坊間傳聞555定時器的名字來源于這三個5KΩ電阻，但 據其設計者稱 ，555只是500系列芯片中的一個任意編號。

考慮到 555 定時器的流行程度，令人驚訝的是，它存在一些新手才會遇到的設計缺陷：不平衡的比較器、較大的工作電流、不對稱的輸出波形以及對溫度敏感。

1997年，卡門津德重新設計了555定時器，制造出一款性能更優(yōu)、工作電壓更低的芯片。這款改進后的芯片由Zetex公司以 ZSCT1555的名稱銷售，但可惜的是，它最終以失敗告終。原版555定時器的持續(xù)成功以及改進型芯片的失敗，可以被視為“劣化反而更好”原則的一個例證。

（來源：編譯自righto）

*免責聲明：本文由作者原創(chuàng)。文章內容系作者個人觀點，半導體行業(yè)觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導體行業(yè)觀察。

今天是《半導體行業(yè)觀察》為您分享的第4402內容，歡迎關注。

加星標??第一時間看推送

求推薦