“韜（τ）定律”真能換道超車？多家券商解讀，三大主線明確受益

財(cái)聯(lián)社5月26日訊（記者 陳俊蘭）半導(dǎo)體領(lǐng)域的一個新概念“韜（τ）定律”在市場掀起討論熱潮。

這一輪討論熱潮主要源自——5月25日，在電氣電子工程師學(xué)會舉辦的國際電路與系統(tǒng)研討會上，華為半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表題為“半導(dǎo)體新路徑探索與實(shí)踐”的主旨演講，正式提出了指導(dǎo)半導(dǎo)體產(chǎn)業(yè)發(fā)展的新原則“韜（τ）定律”。這一命名源自希臘字母τ，代表時間常數(shù)，寓意其核心從傳統(tǒng)的“幾何縮放”轉(zhuǎn)向“時間縮放”。

這一突破性概念的發(fā)布，除為本輪半導(dǎo)體行情再添催化劑外，還有多家國內(nèi)外頭部券商連夜發(fā)布研報(bào)，認(rèn)為韜定律不僅為受限于EUV（極紫外光刻）的中國半導(dǎo)體產(chǎn)業(yè)指明了一條清晰的、可預(yù)測的持續(xù)演進(jìn)路線，更標(biāo)志著繼DeepSeek之后，中國在基礎(chǔ)科技領(lǐng)域迎來了又一個里程碑式的突破。

什么是韜定律？

要讀懂韜定律，需先厘清摩爾定律的現(xiàn)實(shí)困境。

自1965年摩爾定律提出以來，半導(dǎo)體行業(yè)的核心追求便是不斷縮小晶體管的物理尺寸（即幾何縮放），以提升集成度與性能。然而，隨著制程演進(jìn)至5納米乃至更低的3納米、2納米節(jié)點(diǎn)，單純縮小線寬帶來的功耗與成本優(yōu)勢正加速失效，加之國內(nèi)面臨高端EUV光刻機(jī)的供應(yīng)限制，傳統(tǒng)路徑遭遇“天花板”。

在此背景下，韜定律應(yīng)運(yùn)而生。由華為提出的韜定律的核心定義是以時間縮微（降低系統(tǒng)時間常數(shù)τ）為核心目標(biāo)，替代摩爾定律的“幾何縮微”，通過邏輯折疊、3D堆疊、先進(jìn)封裝等系統(tǒng)級架構(gòu)創(chuàng)新，在晶體管、電路、芯片、系統(tǒng)四個層面持續(xù)壓縮信號傳輸延遲，提升系統(tǒng)整體效能。τ值越小，電路切換速度越快，芯片性能越強(qiáng)。

數(shù)據(jù)顯示，過去六年，華為基于韜定律理念，已成功設(shè)計(jì)并量產(chǎn)381款芯片，覆蓋移動通信、AI、汽車、工業(yè)等多領(lǐng)域。2026年秋季即將發(fā)布的麒麟芯片，將首次完整采用邏輯折疊技術(shù)，實(shí)現(xiàn)性能跨越式提升。

本質(zhì)上，韜定律跳出“制程比拼”的單一思維，轉(zhuǎn)向系統(tǒng)性優(yōu)化，通過架構(gòu)創(chuàng)新、堆疊技術(shù)、軟硬件協(xié)同，在成熟制程上實(shí)現(xiàn)等效先進(jìn)性能，為后摩爾時代半導(dǎo)體發(fā)展提供低成本、可持續(xù)的新路徑。華為測算，到2031年，基于韜定律開發(fā)的高階芯片，晶體管密度有望達(dá)到傳統(tǒng)1.4nm制程的等效水平，打破先進(jìn)制程依賴瓶頸。

韜定律有什么戰(zhàn)略意義？多家券商一線解讀

針對韜定律的戰(zhàn)略意義，多家券商給出了一致的積極評價(jià)，認(rèn)為韜定律為中國半導(dǎo)體產(chǎn)業(yè)開辟了“換道超車”的可能性。

伯恩斯坦證券在其最新研報(bào)中直言不諱地指出，韜定律是“又一個DeepSeek式里程碑”。他們認(rèn)為，該定律表明盡管面臨出口管制，中國仍在取得令人矚目的系統(tǒng)性技術(shù)突破，“為無需EUV即可持續(xù)提升芯片性能制定了清晰路線圖”。報(bào)告中強(qiáng)調(diào)，華為的“邏輯折疊”技術(shù)超越了單純的芯片堆疊，能在提升密度的同時提升頻率，這種跨技術(shù)棧的協(xié)同優(yōu)化，最終能帶來客戶真正需要的集群級性能提升。

中信證券則從方法論角度深入解讀，認(rèn)為韜定律的提出意味著中國半導(dǎo)體產(chǎn)業(yè)將從“單純依賴制程線寬縮小”轉(zhuǎn)向“以系統(tǒng)拓?fù)浣Y(jié)構(gòu)優(yōu)化和迭代彌補(bǔ)短期制程差距”。報(bào)告指出，華為已在手機(jī)移動處理器（計(jì)劃2026年秋季推出采用邏輯折疊的SoC，實(shí)現(xiàn)55%的等效晶體管密度提升）和AI數(shù)據(jù)中心驗(yàn)證了這一方法論。未來，通過發(fā)揮國內(nèi)在3D集成、先進(jìn)封裝、設(shè)計(jì)制造協(xié)同和光通信領(lǐng)域的能力，產(chǎn)業(yè)有望迎來加速發(fā)展。

華泰證券認(rèn)為，韜定律本質(zhì)上是當(dāng)前全球半導(dǎo)體行業(yè)流行的系統(tǒng)技術(shù)協(xié)同優(yōu)化方法論的演進(jìn)版。其差異在于，華為提供了一種在特定物理限制（無EUV）下，以架構(gòu)創(chuàng)新彌補(bǔ)先進(jìn)制程空窗期的差異化實(shí)現(xiàn)手段。同時，華泰也冷靜指出，該路線與ASML推動的High-NAEUV并非互相替代，而是從不同維度提升性能的“雙軌并行”探索。

哪些板塊將受益？三大主線浮現(xiàn)

綜合各家券商觀點(diǎn)，受益于韜定律技術(shù)路線的產(chǎn)業(yè)主線清晰，主要集中在以下三大領(lǐng)域：

一是晶圓代工與先進(jìn)邏輯制造的戰(zhàn)略地位凸顯。作為華為實(shí)現(xiàn)路線圖的核心合作伙伴，中芯國際被多家機(jī)構(gòu)視為明確的戰(zhàn)略受益方。伯恩斯坦指出，要實(shí)現(xiàn)2031年等效1.4nm（臺積電A14級別）的邏輯密度目標(biāo)，中芯國際基于DUV（深紫外光刻）的多重圖形化先進(jìn)邏輯節(jié)點(diǎn)將持續(xù)面臨強(qiáng)勁需求。中信證券則補(bǔ)充，由于“邏輯折疊”將推動多層有源層芯片堆疊，這將帶動前道晶圓用量的成倍提升，對晶圓廠形成顯著利好。此外，華虹半導(dǎo)體因其計(jì)劃收購的華力公司涉足先進(jìn)邏輯封裝技術(shù)而被提及。

二是先進(jìn)封裝與核心設(shè)備是底層技術(shù)基石?！斑壿嬚郫B”和3D堆疊的實(shí)現(xiàn)，依賴于超細(xì)間距混合鍵合和硅通孔工藝。這直接引爆了對相關(guān)設(shè)備與封裝服務(wù)的需求。

在核心設(shè)備上，中信證券明確指出，混合鍵合產(chǎn)線擴(kuò)產(chǎn)將帶動鍵合、電鍍、清洗、CMP、刻蝕、薄膜沉積等設(shè)備需求。其中，北方華創(chuàng)因其在先進(jìn)邏輯刻蝕和薄膜設(shè)備上的突出布局，被認(rèn)為比競爭對手受益更多；拓荊科技則因其長期致力于開發(fā)適用于先進(jìn)封裝的鍵合工具，被市場視為核心受益者。

在先進(jìn)封裝上，具備微凸塊及標(biāo)準(zhǔn)間距混合鍵合工藝能力的國內(nèi)先進(jìn)封裝企業(yè)，以及能夠提供近封裝光學(xué)引擎相關(guān)封裝技術(shù)的廠商，被普遍看好。

三是AI芯片與國產(chǎn)算力生態(tài)獲得清晰演進(jìn)路徑。對于國產(chǎn)AI芯片廠商而言，韜定律提供了一個不依賴EUV的性能持續(xù)提升“說明書”。寒武紀(jì)、海光信息等國內(nèi)加速器及CPU廠商，有望利用華為的技術(shù)框架，優(yōu)化自身架構(gòu)，在中國大陸的制造環(huán)境內(nèi)實(shí)現(xiàn)更高的有效密度和更低的互連延遲。

不過，券商也提示風(fēng)險(xiǎn)，這些無晶圓廠企業(yè)一方面受益于更清晰的制造路徑，另一方面也面臨華為海思自身芯片產(chǎn)品的更激烈競爭，因此其受益彈性可能相對代工廠和設(shè)備商稍弱。

總體而言，券商普遍認(rèn)為，韜定律的發(fā)布已不再是單一公司的技術(shù)展示，而是上升為一種產(chǎn)業(yè)共識與路線指引。它標(biāo)志著中國半導(dǎo)體產(chǎn)業(yè)正從單點(diǎn)突圍轉(zhuǎn)向系統(tǒng)級創(chuàng)新，圍繞“時間縮放”這一核心理念，一個涵蓋設(shè)計(jì)、制造、封裝、設(shè)備的新技術(shù)生態(tài)正在加速成型。然而，伯恩斯坦也指出其局限性：該定律假設(shè)3D先進(jìn)封裝持續(xù)進(jìn)步，而在該領(lǐng)域臺積電等全球龍頭仍具顯著優(yōu)勢；此外，堆疊帶來的熱管理、良率和成本控制，將是決定華為競爭優(yōu)勢最終能有多大的關(guān)鍵挑戰(zhàn)。