華為押注三進制芯片：繞開極紫外光刻機，真能實現彎道超車？

華為布局三進制芯片，跳出傳統二進制框架引發關注。

當前計算機以二進制（0和1）為基礎，工程實現簡單、容錯率高。

三進制引入-1、0、+1三種狀態，信息承載能力更強，但需解決電壓控制精度與抗干擾的工程難題。

從數學看，自然對數e（≈2.718）對應的進制效率最高，三進制作為最接近e的整數進制，成為數字系統里效率最優的整數進制。

推導可知，用x進制表示大數n，總成本為x?log?n，當x=e時成本最低，三進制由此脫穎而出。

三進制單位計算單元效率約為二進制的1.58倍，同等算力下晶體管數量可減少約40%，功耗降至二進制的三分之一。

然而，對三個電平進行區分，對工藝有著極高要求。此乃長期制約其應用的關鍵瓶頸所在。

早在1958年，蘇聯莫斯科國立大學就研制出全球首臺三進制計算機“Сетунь”，運算效率領先同期二進制計算機。

1970年升級版“Сетунь70”問世，性能進一步提升，但最終項目被叫停。

核心原因在于二進制已形成龐大成熟的產業生態，從硬件制造到軟件應用全鏈條圍繞二進制構建。

切換到三進制意味著整個產業體系需推倒重來，轉換成本高到難以承受。

技術慣性的力量遠超技術本身優劣。

即便三進制理論更優，但二進制生態已根深蒂固，若無10倍以上性能優勢，行業缺乏全面轉型的動力，這也是蘇聯嘗試最終擱淺的關鍵。

華為發力三進制芯片，核心目標是突破高端芯片受制于人的困境，擺脫對極紫外光刻機（EUV）的依賴。

當前先進制程芯片生產被海外壟斷，三進制為國內芯片產業提供換道超車的可能。

按三進制的效率優勢，原本需3納米制程實現的算力，搭配算法優化后，7納米甚至14納米成熟制程即可達成。

這意味著無需硬拼先進制程，通過底層進制革新，用成熟工藝實現高端性能。

2025年3月，華為公開三進制邏輯門電路專利（CN119652311A），采用平衡三進制架構，適配AI計算場景，訓練速度可提升47%。

盡管工程化仍有挑戰，但這種跳出固化思維、從底層邏輯破局的思路，為芯片行業提供了新方向。

#芯片##華為##上頭條 聊熱點##科技#