三種硬件仿真架構的故事

公眾號記得加星標??，第一時間看推送不會錯過。

硬件仿真技術的應運而生，源于上世紀八十年代的迫切需求。到了八十年代中期，半導體設計的復雜程度已經遠遠超出了門級仿真的實際應用范圍。門級仿真雖然精度高，但速度極其緩慢；硅原型雖然能夠以實時速度運行，但交付卻為時已晚。業界亟需一種新的工具——一種驗證引擎，它能夠以合理的速度執行真實的硬件模型，同時又能保持全面驗證所需的可見性和控制力。硬件仿真技術應運而生，正是為了填補這一空白。

誰能想到，摩爾定律所描述的復雜性增長會在2020年代被人工智能模型復雜性的增長速度遠遠超越呢？當然，事后諸葛亮總是容易的。讓我們來看看半導體需求究竟發生了什么：

圖 1：半導體需求加速增長

縱觀個人電腦、互聯網、移動、物聯網和云計算這四代主要的電子系統發展歷程，我們可以說，仿真技術的演進是由不同的范式驅動的，它們通過不同的技術優勢平衡來滿足極其廣泛的市場需求，從而爭奪市場份額。如今，市場主要投資于人工智能芯片，這些芯片必須能夠執行復雜度呈爆炸式增長的人工智能模型。因此，在執行這些長時間人工智能工作負載方面具有性能優勢的仿真架構成為當今市場的贏家也就不足為奇了。

讓我們回顧一下所有仿真技術的發展歷程，以及基于商用 FPGA 的架構如何最終滿足當今人工智能系統驗證的需求。

第一代仿真器依賴于大量的商用FPGA陣列，這在當時是一項革命性的進步。這些系統使得復雜芯片的芯片驗證能夠在芯片設計之前完成，而這在以前僅仿真就需要數年時間。近十年來，FPGA的發展遵循著可預見的軌跡：每一代新的FPGA器件都提供了更大的容量、更高的性能以及映射日益復雜的設計的能力。規模得到了顯著提升，但其基本理念卻基本保持不變。

然而，隨著這些平臺的發展，它們的局限性也變得不容忽視。邏輯容量的提升并沒有解決其底層架構固有的制約因素。早期的基于FPGA的系統存在著許多工程師后來稱之為“原罪”的缺陷。

為了應對爆炸式增長的設計規模，所需的FPGA數量龐大，導致設置時間長達數周甚至數月。編譯周期延長至數天，常常使被測器件（DUT）的準備工作超出項目進度，并使迭代開發變得異常緩慢。設計可見性同樣受到限制：內部可觀測性依賴于將探針編譯到FPGA架構中，這會消耗寶貴的資源，加劇布線擁塞，并將調試變成一項繁瑣的工作。執行模型僵化，完全基于在線仿真（ICE），限制了交互式調試的靈活性。此外，總擁有成本——包括購買、運行和維護——使得這些系統遠遠超出了大多數工程團隊的承受范圍。

因此，硬件仿真仍然局限于最關鍵的驗證挑戰，通常是在設計周期的后期，而且僅限于最先進的組織。對許多團隊而言，它并非日常工程平臺，而是一種稀缺的高價值資源——功能強大、不可或缺，卻始終供不應求。

巨大分裂的種子開始萌芽

到了 20 世紀 90 年代中期，商業格局表面上看似穩定，主要由兩家公司主導：Quickturn Design Systems 和 IKOS Systems。然而，在這種穩定之下，該領域正在經歷深刻的變革。設計規模迅速擴大，軟件棧隨著硬件復雜性的增長而增長，驗證需求也從模塊級正確性轉向全系統行為。問題不再是仿真能否相應地擴展，而是如何擴展。

在這些壓力下，架構思維出現了根本性的分歧。供應商和工程團隊開始重新構想仿真器應有的樣子：它不再僅僅是一個更大的FPGA陣列，而是一個專為驗證而設計的、針對可見性、可控性和系統級性能進行優化的工具。這種重新思考催生了三種截然不同的硬件仿真架構——每一種都基于不同的理念，在速度、可擴展性和易用性方面做出不同的權衡，并且每一種都將影響未來幾十年芯片前驗證的發展軌跡。

由此衍生出的三種架構方法分別被稱為基于處理器的仿真、基于定制FPGA的仿真和基于商用FPGA的仿真。每種方法都代表著一種不同的嘗試，旨在克服仿真日益增長的局限性，同時實現以有意義的速度和規模驗證硬件設計。通過考察這些技術的起源、發展歷程和實際權衡取舍，可以理解它們的基本特性。

基于處理器的仿真

一、IBM與處理器式方法的興起

20世紀80年代初，IBM開始探索硬件加速技術，旨在通過約克鎮仿真引擎（YSE：Yorktown Simulation Engine）和工程驗證引擎（EVE：Engineering Verification Engine）等項目來提高設計驗證效率。這些系統作為仿真加速器——專用計算平臺，旨在比傳統仿真器更快地執行用軟件語言編寫的硬件描述。雖然它們帶來了可衡量的速度提升，但仍然無法滿足將真實世界激勵應用于被測設計（DUT）所需的性能要求。

到了 20 世紀 90 年代中期，IBM 完善了一種以簡單布爾處理器陣列為核心的新架構方向。這些處理器操作存儲在大型共享內存中的設計數據結構，并由復雜的調度機制進行協調。這種方法被證明能夠適應完整的仿真工作負載，為傳統的仿真提供了一種可擴展的替代方案。然而，IBM 并沒有充分利用這項技術。

二、Quickturn 和基于處理器的仿真商業化

Quickturn 在近十年的商用 FPGA 仿真系統使用經驗之后發現，盡管這些仿真器取得了重要進展，但它們也暴露出一些難以克服的結構性缺陷。為了實現足夠的設計容量，需要在多個電路板上互連數百個 FPGA，這帶來了巨大的物流和工程挑戰。在這種分布式架構上進行分區和布線設計通常需要數月的準備時間，以避免擁塞并確保確定性行為。調試可見性必須顯式地編譯到設計中，這會與布線資源競爭，并減慢開發周期。此外，性能也無法隨設計規模線性擴展，隨著工作負載變得更加復雜，執行速度反而會下降。

為了尋找解決方案，Quickturn 評估了一家名為 Meta System 的法國初創公司開發的定制 FPGA 架構。與此同時，Mentor Graphics 在放棄了早期的仿真實驗并將所有資產出售給 Quickturn 后，也走上了同樣的道路。由此產生的競爭升級為圍繞知識產權的法律糾紛，最終導致 Mentor 收購了 Meta System。

Quickturn公司此前已熟悉IBM基于處理器的技術，并果斷地朝著這個方向發展。IBM并沒有直接將這項技術商業化，而是與Quickturn公司簽訂了獨家OEM協議，使后者能夠將該架構集成到新一代仿真系統中。

IBM 的以處理器為中心的架構提供了一種極具吸引力的替代方案。它解決了 FPGA 系統面臨的三大長期難題：冗長的設置和編譯周期、有限的調試可見性以及大規模部署時的性能下降。然而，當時不太明顯的一個缺點是，與同等容量的 FPGA 解決方案相比，其功耗更高。

1997年，Quickturn收購了IBM的技術，并很快推出了并發廣播陣列邏輯技術（CoBALT）仿真器，這是首個基于處理器架構的主要商業平臺。該產品迅速獲得了市場的認可。

競爭格局持續變化。Mentor 和 Quickturn 之間的訴訟一直持續到 2002 年左右，當時 Cadence 收購了 Quickturn，解決了這些糾紛，并將關鍵的仿真技術整合到其產品組合中。

三、Cadence與基于處理器的仿真的擴展

收購完成后，Cadence逐步淘汰了Quickturn基于FPGA的產品線，并全面轉向基于處理器的架構。這一決定為Palladium系列仿真器的長期發展奠定了基礎，該系列仿真器后來成為公司的旗艦平臺。

從2000年代初期開始，Palladium歷經數代迭代，始終秉持著其核心架構原則：大量簡單處理器協同工作，大規模模擬硬件行為。每一次迭代都擴展了設計能力，提升了執行性能，增強了調試功能，并加快了編譯流程，使其更加自動化。

該平臺的兩大特點始終吸引著用戶。首先，其編譯時間遠短于基于FPGA的方法，從而加快了開發周轉速度。其次，工程師無需特殊的編譯步驟即可在運行時全面了解設計，這對于調試和迭代驗證而言是一項強大的優勢。

Palladium 在電路內仿真方面也表現出色。其豐富的速度橋接器生態系統實現了與真實硬件接口的直接交互，從而能夠在真實的運行條件下對軟件和硬件進行協同驗證。

這些優勢也伴隨著結構上的權衡。基于處理器的系統需要大量的物理基礎設施，并且通常比同等容量的基于FPGA的仿真器消耗更多電力。客戶必須投資昂貴的水冷基礎設施。擴展到數十億門級的設計通常需要由多個機柜組成的大型安裝系統。在基于事務的加速場景中，基于處理器的平臺的執行速度往往也低于專門針對該用例優化的競爭架構。

盡管存在這些限制，基于處理器的仿真技術已成為硬件驗證的基礎技術，它在可擴展性、可見性和生產力方面實現了獨特的平衡，并持續塑造著現代仿真平臺。

基于定制FPGA的仿真器

一、定制FPGA：一條并行創新之路

當 IBM 在美國推進基于處理器的仿真技術時，歐洲也在形成一條平行且同樣重要的創新路線。

在法國，Meta System公司開始研發一種受現場可編程門陣列（FPGA）啟發，但專為仿真工作負載而設計的可編程硅芯片。這些器件——通常被稱為定制FPGA——并非用于通用邏輯原型設計或ASIC設計，而是專門作為仿真器的計算基礎架構而構建的。

與必須適應各種應用場景的商用FPGA不同，Meta Systems的可編程器件針對硬件驗證的特定需求進行了優化。其架構將可配置邏輯單元與高密度、確定性的互連矩陣相結合，以實現可預測的時序。嵌入式多端口存儲器能夠高效存儲設計狀態和激勵數據，而高帶寬I/O通道則支持與外部系統和軟件環境的連接。這些器件還集成了內置調試引擎，包括基于存儲器的探測功能，以及專用時鐘生成電路，以保持大型映射設計之間的同步。

這種專業化帶來了諸多切實的好處。由于布線和配置問題針對仿真而非通用綜合進行了約束和優化，編譯和設置時間顯著縮短。設計人員在執行過程中能夠全面了解設計，通常無需耗時的重新編譯周期來插入探針。隨著設計復雜性的增加，性能的擴展也更加可預測，因為架構是圍繞被仿真硬件的結構特性而非通用可編程性而設計的。與基于處理器的仿真器相比，定制FPGA方法在提供類似功能的同時，功耗更低，且執行模型更以硬件為中心。

二、Mentor Graphics 與“芯片上模擬器”的商業化

基于定制FPGA的仿真技術前景廣闊，吸引了業界的廣泛關注。1996年，Mentor Graphics擊敗Quickturn后收購了Meta Systems，并推出了SimExpress，這是首款基于定制可編程芯片的商用仿真器。

SimExpress在很多方面更像是一個概念驗證平臺，而非一個完全具有競爭力的平臺。它被封裝在一個緊湊的機箱中，大小與小型酒窖相仿，在當時領先的ASIC芯片已經突破百萬門大關的時候，它一次只能映射不到10萬個門的設計。然而，它的架構方向意義重大。設置更簡單，編譯時間從數小時縮短到數分鐘，運行時對設計的可見性也遠勝于許多基于FPGA的系統。該平臺展示了如何將仿真優化的芯片與先進的驗證軟件相結合，從而為芯片設計前的驗證構建一個平衡的環境。

Mentor公司在1999年推出了Celaro，進一步拓展了這一概念。Celaro是一款規模更大的仿真器，標稱容量約為500萬門。通過集群多個系統，工程師可以將總容量擴展到2000萬門以上——這在片上系統（SoC）設計規模和復雜性迅速增長的今天，是一個重要的里程碑。

然而，定制FPGA方案也存在一些權衡取舍。由于這些器件的原始邏輯密度無法與最大的商用FPGA相媲美，因此實現大型設計需要更多的芯片。更大的陣列意味著更長的互連路徑和更大的信號傳播延遲。結果，大型配置的執行速度通常低于1兆赫茲——雖然足以滿足驗證工作流程的需求，但比一些同等容量的基于FPGA的競爭仿真器要慢。

三、IKOS、虛擬線路和基于交易的驗證

2002年，Mentor Graphics收購IKOS Systems，這成為一次關鍵性的轉變。此次收購帶來了兩項互補技術，將塑造下一代仿真技術。

第一種方法是虛擬線纜互連技術，最初由虛擬計算機公司 (VCC：Virtual Computer Corporation) 開發，后來被集成到 IKOS 平臺中。虛擬線纜通過將物理連接抽象為軟件控制的互連層，簡化了在眾多可編程器件上進行大型設計布線的繁瑣任務。工程師無需重新布線即可重新分配信號路徑，從而顯著加快了啟動和迭代速度。

第二項成果是IKOS在基于事務的驗證方面的工作。該方法不再像以往那樣在測試平臺和硬件模型之間交換底層信號切換，而是將通信提升到更高層次的事務層面——數據包、協議事件和軟件交互。這種方法顯著提高了驗證效率，并實現了硬件和軟件驗證之間更緊密的耦合。

Mentor公司將這些創新技術集成到Veloce仿真系列產品中，該系列產品于2007年首次推出，定位為新一代片上仿真器系統。其架構將定制可編程芯片、可擴展互連和先進的驗證軟件整合到一個統一的硬件輔助驗證平臺中。

四、通過驗證方法實現差異化

Mentor最終脫穎而出的原因不僅在于硬件，更在于其方法論。該公司在IKOS的基礎上，推出了TestBench Xpress (TBX)，TBX被廣泛認為是事務級加速最有效的實現之一。TBX通過將事務處理卸載到主機環境，使軟件測試平臺（通常用SystemVerilog、C或SystemC編寫）能夠與模擬硬件高效協同運行。

Mentor公司進一步拓展了這一方法，推出了VirtuaLAB，這是一套針對特定應用場景的驗證環境，專為USB、以太網和存儲接口等行業協議量身定制。這些環境使團隊能夠在設計周期的早期階段驗證實際工作負載和軟件棧，從而彌合了芯片前硬件驗證和系統級驗證之間的差距。

五、Veloce系列的演化

在隨后的幾年里，Veloce平臺經歷了數代迭代。每一次迭代都提升了設計容量、提高了執行性能并增強了分析能力。新增功能支持低功耗驗證、功耗估算、基于虛擬平臺的混合仿真以及功能覆蓋率分析。該系統從最初的小眾驗證引擎發展成為大型SoC硬件輔助驗證策略的核心支柱。

2018年，西門子數字化工業軟件收購了Mentor Graphics，并將Veloce產品線整合到其更廣泛的電子設計自動化產品組合中。該平臺持續開發，以適應數十億門級設計、復雜軟件棧和異構計算架構的需求。

如今，該系列的最新一代產品是 Veloce Strato CS，它是 Veloce CS 硬件輔助驗證平臺的一部分。它代表了數十年架構演進的巔峰之作——從定制可編程硅和虛擬線互連到基于事務的加速和企業級仿真基礎設施——旨在支持對現代 AI 驅動的軟件定義片上系統的驗證。

FPGA的復興

當基于處理器和定制 FPGA 的仿真器在市場上站穩腳跟的同時，可編程邏輯領域也在發生著一場并行的變革。

到了 20 世紀 90 年代末，Xilinx 和 Altera 的新一代 FPGA 開始縮小在密度、速度和布線靈活性方面長期存在的差距。這些器件現在可以容納當時流行的片上系統 (SoC) 設計中更大比例的組件，而改進的布局布線工具縮短了迭代周期——這對于在持續的流片壓力下工作的驗證團隊來說至關重要。

千禧年之交，賽靈思推出了 Virtex 系列，標志著一個關鍵的轉折點。這些器件結合了更高的邏輯容量、更快的互連速度，以及至關重要的回讀功能。工程師無需重新編譯設計，即可在運行時檢查內部寄存器和存儲器的內容。雖然回讀操作會降低執行速度，但其帶來的可視性對于調試復雜系統而言至關重要。對于驗證工程師而言，這代表了可觀測性和速度之間的一種新平衡，并將影響未來數年基于 FPGA 的仿真策略。

商用FPGA的快速發展重新燃起了人們對直接使用現成可編程器件構建仿真器的興趣。與定制芯片方案相比，基于FPGA的系統有望實現更快的創新周期和更低的開發成本，同時還能受益于FPGA供應商不斷帶來的性能提升。這種環境為新一輪的創業活動奠定了基礎。

兩家分別位于大西洋兩岸的初創公司抓住了這個機會，各自追求著不同的建筑理念。

1999 年，硅谷的 Axis 公司推出了一款基于其專利可重構計算 (RCC) 架構的仿真加速器。該系統以 FPGA 陣列的形式實現，并以 Excite 為名進行市場推廣，最初的目標是加速仿真工作負載，而非實現完整的仿真。幾年后，Excite 演變為 Extreme，一個更為傳統的仿真平臺。Extreme 的一項標志性創新是其“熱插拔”功能，該功能允許工程師在仿真器和專有仿真器之間無縫地遷移設計。這種方法既利用了軟件仿真的交互式調試優勢，又保留了硬件執行的速度優勢，從而彌合了兩個此前截然不同的驗證領域。

幾乎在同一時期，歐洲一項更具顛覆性的計劃正在醞釀。由四位前Mentor Graphics工程師于2000年創立的Emulation Verification Engineering (EVE)公司，致力于從根本上重新定義基于FPGA的仿真技術。2003年，該公司推出了ZeBu（Zero-Bugs），這是一款實現于緊湊型PC卡上的仿真器。首個版本ZeBu-ZV集成了兩顆Xilinx Virtex-II器件：一顆用于映射被測設計（DUT），另一顆則通過一種新開發的可重構測試平臺（RTB）技術來加速事務級執行。

事實證明，這一架構決策至關重要。通過將測試平臺提升到硬件層面并啟用基于事務的驗證，ZeBu 顯著提高了吞吐量，并減少了被測設備 (DUT) 與驗證環境之間的通信瓶頸。同時，該系統利用 Virtex 的回讀功能，無需重新編譯即可提供運行時內部狀態的可見性——再次以執行速度為代價，換取了強大的調試能力。

該概念展現了技術可行性和商業潛力。不到一年，EVE 便將該架構擴展到更大的機箱中，并可配置 Virtex FPGA 陣列。由此誕生的 ZeBu-XL 系統標志著從緊湊型/個人仿真器向可擴展/企業級仿真平臺的轉變。隨著時間的推移，該產品線歷經數代迭代，每一代都受益于 FPGA 密度、時鐘技術和工具自動化方面的進步。

2009 年，DAC 迎來了一個重要的里程碑——ZeBu Server 的發布，它開啟了一個長盛不衰的產品系列。ZeBu Server 的設計可擴展性強，從單機箱到多機架配置均可勝任，標稱處理能力可達十億門。它引入了更高水平的自動化功能，包括增量編譯、更快的布局布線周期以及多用戶功能——這些特性反映了驗證工作流程日益工業化的趨勢。

同樣重要的是其經濟性和運營特性。ZeBu Server 的執行速度遠超所有競爭對手的模擬器，而計算能力消耗卻僅為它們的幾分之一。據報道，其定價——在大規模配置下甚至低于每門一美分——重新定義了硬件仿真的成本效益。該平臺憑借業內最低的總體擁有成本之一迅速獲得認可，使 EVE 成為驗證市場上的強大力量。

在架構上，ZeBu 也突破了當時盛行的 ICE（在線仿真）優先理念。早期系統強調通過 RTB（后更名為靈活測試平臺，FTB）進行基于事務的驗證，RTB 的運行時鐘頻率高于被測設備 (DUT)，以最大限度地提高帶寬和響應速度。ICE 功能在后續版本中引入，但事務級加速仍然是其核心優勢，這與嵌入式軟件和系統級驗證日益重要的作用相契合。

一、Synopsys進軍仿真領域

硬件仿真技術日益增長的重要性引起了各大EDA廠商的關注。早在20世紀90年代中期，Synopsys就意識到這項技術的戰略意義，并試圖通過收購一家名為Arkos的初創公司進入市場。Arkos開發了一種處理器式的仿真方法。然而，此次收購最終以失敗告終。幾個月后，Synopsys剝離了Arkos及其資產，這些資產隨后被Quickturn收購。

早期的挫折使 Synopsys 直接涉足仿真領域的時間推遲了十多年。在此期間，市場日趨成熟，基于 FPGA 的解決方案獲得了認可，而隨著復雜 SoC 和嵌入式軟件棧的興起，系統級驗證要求也日益提高。

轉折點出現在2012年，當時Synopsys收購了EVE。那時，EVE已經推出了第三代ZeBu服務器平臺，并在性能、可擴展性和成本效益方面建立了良好的聲譽。

收購完成后，Synopsys 對 ZeBu 的發展路線圖進行了大量投資。通過增強自動化和工具集成，容量持續擴展，性能不斷提升，編譯時間也得以縮短。此外，還引入了新的分析和使用模式，支持從軟件啟動到系統驗證和混合原型設計等各種應用場景。

這些發展鞏固了基于 FPGA 的商業仿真作為驗證領域長期支柱的地位。

總結

20 世紀 80 年代中期，可編程邏輯技術作為快速發展的實用技術而興起，如今已發展成為現代半導體發展的基石——可擴展到數十億門的設計，實現軟件定義的系統，并支持日益以系統為中心的驗證。

從本質上講，硬件仿真的發展歷程就是一個架構分化的故事。三種截然不同的方法應運而生，每一種都受到當時的技術限制和驗證要求的影響，并且每一種都重新定義了仿真平臺能夠提供的功能。

早期對商用FPGA的依賴暴露了現有技術與深度系統驗證需求之間的根本性不匹配。這一認識標志著一個轉折點，催生了基于處理器和基于定制FPGA的架構——兩條強大但本質上不同的路徑，在半導體行業爆炸式增長的十年間支撐著仿真技術的發展。盡管新一代FPGA驅動系統后來顛覆了它們，但早期的方法并未過時；相反，它拓寬了架構的格局，凸顯了一個關鍵事實：沒有一種單一的仿真架構能夠完美應對所有驗證挑戰。

隨著時間的推移，在用戶需求不斷變化和技術進步的共同推動下，仿真技術的作用顯著擴展。在人工智能時代，驗證已完全以系統為中心，需要在下一代架構上執行大規模軟件工作負載，例如大型語言模型。這種轉變使得仿真有效性的關鍵在于三個因素：系統容量、執行性能和接口連接性。只有這三者達到最佳平衡，才能實現大規模的有效芯片前驗證。

在當今各種競爭方法中，基于商用 FPGA 的平臺在所有三個維度上都處于最佳位置——在可擴展性、速度和實際接口方面實現了引人注目的平衡，符合現代人工智能系統開發的需求。

（來源：semiwiki ）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4399內容，歡迎關注。

加星標??第一時間看推送

求推薦