“韜定律”不是華為的獨角戲

文/觀察者網(wǎng) 呂棟

“在不享受縮微紅利、且光刻機臺受限的情況下，我們怎么樣才能維持每一兩年給客戶提供更好產(chǎn)品的承諾呢？”5月25日，華為董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波站在ISCAS 2026的演講臺上說道。

臺下坐著全球最頂尖的電路與系統(tǒng)專家，他們中的大多數(shù)人過去幾十年都在同一套規(guī)則下工作——那套規(guī)則叫摩爾定律。而當(dāng)何庭波用平靜的語氣說出“幾何縮微的時代正在結(jié)束”時，幾乎沒有人提出異議。這不是一個激進(jìn)的判斷，而是行業(yè)公認(rèn)已久的現(xiàn)實。

真正值得關(guān)注的是：華為提出了一條新路——韜(τ)定律。“空間和時間本來就是一體兩面的。而失去了幾何縮微能力并不意味著我們也失去了時間微縮能力。我們由此提出，應(yīng)該把關(guān)注焦點從幾何尺度的縮微轉(zhuǎn)移到時間尺度的縮微，把時間縮微作為電子系統(tǒng)演進(jìn)的新綱領(lǐng)。”何庭波說道。

這是中國在全球半導(dǎo)體領(lǐng)域首次提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則。

消息一經(jīng)公布，輿論迅速沸騰。“華為掀翻摩爾定律”、“華為終結(jié)摩爾定律”之類的標(biāo)題刷屏。但如果仔細(xì)讀何庭波的論文原文，會發(fā)現(xiàn)一個更準(zhǔn)確的事實，華為的目標(biāo)從來不是掀翻桌子，而是在桌子在搖晃的時候，找到一種讓所有人繼續(xù)坐穩(wěn)的方式。

就像何庭波所說，在τ為中心的思想下，我們找到了新路徑。而要把這條路徑徹底打通，還需要整個行業(yè)的共同努力。

華為麒麟芯片

掀翻摩爾定律，不是華為的目標(biāo)

要理解韜定律到底在說什么，得先搞清楚摩爾定律的本質(zhì)。

戈登·摩爾在1965年提出的那個觀察，后來被提煉成“每18到24個月晶體管數(shù)量翻一番”。但這條“定律”從來不是物理學(xué)意義上的必然，它更像一份行業(yè)契約：所有人按照這個節(jié)奏研發(fā)、投資、建廠，于是預(yù)言自我實現(xiàn)。

真正支撐這個節(jié)奏的，是登納德縮放定律——晶體管縮小后功耗密度保持不變。兩條定律疊在一起，構(gòu)成了信息工業(yè)半個世紀(jì)的底層信仰：每一代用更低的成本造更多的晶體管。

但登納德縮放在2005年前后率先失效。進(jìn)入個位數(shù)納米時代后，每一步縮微都是指數(shù)級的成本和難度提升。一座3納米晶圓廠的建設(shè)成本百億美元起步，全球玩得起的玩家屈指可數(shù)。更重要的是，7納米之后，純粹靠尺寸縮小帶來的收益已經(jīng)趨于平緩。

這不是華為一個人的判斷。

臺積電、英偉達(dá)、AMD、SK海力士，整個行業(yè)都在同一個方向上摸索了將近十年。英偉達(dá)花十年砸出來的NVLink，解決的是芯片間數(shù)據(jù)傳輸?shù)臅r間；臺積電的CoWoS和3D封裝，解決的是電路層和芯片層的時間；SK海力士的HBM，解決的是存儲與計算之間的時間。每家公司都在從自己的角度壓縮時間，只是之前沒人把這些努力放在同一個坐標(biāo)系下。

韜定律做的，恰恰是把這個坐標(biāo)系立了起來。

何庭波把時間常數(shù)τ拆成了四層：晶體管層、電路層、芯片層、系統(tǒng)層。每一層都有不同的辦法壓縮信號傳播時間。這聽起來很技術(shù)，但本質(zhì)邏輯并不復(fù)雜：既然縮小晶體管越來越難，那就想辦法讓信號跑得更快。

導(dǎo)線有阻力，越長阻力越大，信號越慢。如果把關(guān)鍵路徑上的物理距離縮短，或者把電路從平面折疊成多層，信號就能少跑路、少排隊。

以華為的麒麟手機芯片為例，在引入邏輯折疊之前，華為用了三年時間，才把晶體管密度從126 MTr/mm2推到155 MTr/mm2；而在2026年，邏輯折疊一步就將這個數(shù)字帶到了238MTr/mm2。“2026年秋冬季，我們將帶來驚喜。不是飽和，不是延續(xù)，而是階躍式的提升！”何庭波說道。

制程工藝沒有大幅提升，但晶體管密度提升了50%。從這個角度看，韜定律不是在“取代”摩爾定律，而是在摩爾定律趨緩甚至失效的地帶，用系統(tǒng)能力給它“續(xù)命”。

臺積電的先進(jìn)制程仍有不可替代的價值，但韜定律把它從唯一的選擇變成了多條路徑當(dāng)中的一條。過去量空間，現(xiàn)在量時間，聽起來只是換了個單位，但上一次半導(dǎo)體行業(yè)更換度量衡，還是1965年。

華為提出方向，需要全產(chǎn)業(yè)鏈潤色

韜定律之所以出自華為，而不是同樣在探索這條路的英偉達(dá)或臺積電，有其必然性。

先進(jìn)光刻設(shè)備受限，讓華為比別人更早、更迫切地面對一個問題：如果制程縮微成為障礙，如何通過工程設(shè)計來達(dá)到同樣的效率目標(biāo)？這聽起來是個劣勢，但恰好是通信出身的華為的優(yōu)勢領(lǐng)域。從程控交換機到5G基站，華為幾十年積累的核心能力之一，正是把大量分散的節(jié)點組織成一個協(xié)調(diào)運轉(zhuǎn)的系統(tǒng)。

當(dāng)AI時代的數(shù)據(jù)中心越來越像一個超大型通信網(wǎng)絡(luò)，華為的長板突然有了新的戰(zhàn)略價值。

麒麟2026的邏輯折疊是一個具體的例子。傳統(tǒng)芯片電路鋪在一個平面上，信號左右繞行，走線越長越慢。邏輯折疊把電路從一層展開成兩層，像把一張紙對折，原本要橫著跑很遠(yuǎn)的信號路徑，折疊后縱向直通。數(shù)據(jù)的傳輸距離更短、供電更穩(wěn)定，數(shù)據(jù)通路的面積減少了超過60%。

在系統(tǒng)層面，華為做了更激進(jìn)的事。靈衢總線用統(tǒng)一協(xié)議替代了AI集群中層層疊疊的通信協(xié)議棧，系統(tǒng)通信延遲從幾十微秒降到約100納秒，降了近500倍。Hi-ONE光互連引擎用光替代銅傳輸數(shù)據(jù)，單模塊帶寬8Tb/s，傳輸距離從不到1米擴(kuò)展到100米。Atlas 960 SuperPod用靈衢把15488張昇騰卡連成一個超節(jié)點，讓幾萬張卡像一臺機器一樣協(xié)同工作。

但這里有一個必須指出的邊界：華為的方案再精巧，也有自己的天花板。邏輯折疊需要極致的混合鍵合工藝，鍵合間距要縮到2微米以下；光互連需要高密度的硅光子器件；整個系統(tǒng)需要先進(jìn)的封裝能力來支撐。這些都不是華為一家能獨立完成的。

“韜定律”的四層優(yōu)化體系，每一層分屬不同的產(chǎn)業(yè)環(huán)節(jié)。晶體管層依賴代工廠的工藝能力，電路層需要EDA工具鏈的全面重構(gòu)，芯片層考驗的是設(shè)計方法論，系統(tǒng)層則離不開光模塊、封裝、存儲等供應(yīng)鏈的配合。華為提出了方向，畫出了藍(lán)圖，但藍(lán)圖上的每一筆，還需要整個產(chǎn)業(yè)鏈來填色。

韜定律，是華為的一份產(chǎn)業(yè)邀請

韜定律發(fā)布當(dāng)天，何庭波的論文在中國科學(xué)院科技論文預(yù)發(fā)布平臺公布。她在論文中寫了一句有分量的話：“τ縮放是自登納德定律以來，第一個在整個計算棧中建立共享優(yōu)化目標(biāo)的縮放原則。”

這句話的潛臺詞是：以前產(chǎn)業(yè)鏈各干各的，做代工的只管把晶體管做小，畫電路的只管布線，寫軟件的只管寫代碼，大家語言不通。現(xiàn)在，“τ定律”把所有人拉到同一個賬本前，全部用時間單位來算賬。工藝專家省下的5皮秒，和架構(gòu)師省下的5皮秒，在總賬本里的權(quán)重一模一樣。

這聽起來很美好，但要真正落地，這條路上還有非常多的挑戰(zhàn)。

最難的骨頭是EDA工具鏈。以往設(shè)計芯片的軟件工具都是在二維孤島下運行的，團(tuán)隊A負(fù)責(zé)平面布線，畫完交給團(tuán)隊B，最后交給團(tuán)隊C去算散熱。到了三層、四層折疊的時代，這種串行的工作方式行不通了。工程師在軟件里畫下第一筆電路時，軟件就得在三維空間里同時計算電學(xué)、熱學(xué)和算法約束。目前，這樣的工具鏈幾乎是從零開始。

熱管理是另一個被低估的挑戰(zhàn)。把多層芯片疊在一起，單位體積的發(fā)熱量會急劇上升。何庭波在演講中表示，熱壓力同樣涵蓋器件、電路、芯片和系統(tǒng)，從毫瓦到吉瓦，橫跨12個數(shù)量級。華為開發(fā)了片內(nèi)高密電容來應(yīng)對瞬態(tài)電流沖擊，但更根本的散熱方案，需要材料、封裝、散熱器等整個上游鏈條的共同突破。

還有標(biāo)準(zhǔn)和生態(tài)的問題。英偉達(dá)的CUDA生態(tài)用了十幾年才建成，臺積電的先進(jìn)封裝也是多年積累的結(jié)果。華為的靈衢總線和邏輯折疊要成為行業(yè)標(biāo)準(zhǔn)，需要的不只是自己的技術(shù)實力，更是整個產(chǎn)業(yè)生態(tài)的接受和適配。

何庭波在論文最后寫了一段話，很多人可能無意中忽略了：“大量開放問題，無單一組織可獨立解決——工具鏈、標(biāo)準(zhǔn)、基準(zhǔn)、器件物理、經(jīng)濟(jì)模型均需跨界協(xié)作。本文既是一線實踐報告，也是產(chǎn)業(yè)邀請。”

華為吹響了換道突圍的沖鋒號，這無疑是非常好的。但從產(chǎn)業(yè)發(fā)展來說，還有很多實際的技術(shù)難關(guān)需要去攻克、去優(yōu)化。換條路走沒有錯，但面對這條沒人走過的前路上的荊棘，更需要勇氣和耐心。

這既給了我們現(xiàn)有產(chǎn)業(yè)鏈一個新的機會，同樣也給了新的挑戰(zhàn)。如果整個行業(yè)耐得住寂寞，大家一起齊心協(xié)力，抱團(tuán)前行，那么也許不用到2031年，等效1.4納米的目標(biāo)就能實現(xiàn)。

過去六十年，半導(dǎo)體行業(yè)的競爭核心是誰先做到下一個納米。這個賽點決定了幾代工程師的職業(yè)生涯，決定了幾萬億美元的資本流向。如今，這句話的有效期正在到期，取而代之的關(guān)鍵變成了：誰能讓信號少跑一納秒。華為給出了一個答案，但答案的驗證，需要整個行業(yè)一起來寫。

本文系觀察者網(wǎng)獨家稿件，未經(jīng)授權(quán)，不得轉(zhuǎn)載。