通信專家：華為韜定律屬于理念的革新，并不代表可以繞開光刻機

前沿導讀

上海東方衛視《今晚》欄目針對華為提出的韜定律進行了獨家報道，主持人蔣昌建就此問題連線中國通信專家、復旦大學特邀研究員汪濤與特邀評論員項立剛共同進行探討。

汪濤表示，華為提出的韜定律理念與之前芯片產業推崇的摩爾定律完全屬于兩種截然不同的思路，甚至可以算是在底層理念上面換了發展方向。沿著這種全新的思路，可以衍生出新的技術架構、新的技術標準、新的配套產業鏈。

而項立剛在訪談中表示，韜定律可以在不依賴先進設備的情況下，提升我們芯片的性能，達到傳統芯片同樣的主頻。但是從另一個角度來看，韜定律并不能完全繞開光刻機的要求，還是需要特定的光刻機設備將韜定律芯片制造出來。

電路設計

華為的韜定律與英特爾的戈登·摩爾在幾十年前提出的摩爾定律屬于兩種發展思路，這兩種定律都不屬于物理定律，而是基于產業發展和個人經驗所總結出來的產業看法。

摩爾定律的核心思想就是在同一尺寸的面積內，縮小晶體管尺寸，提升晶體管數量，以此來提升性能。

而華為韜定律的思想則是通過對底層電路重新設計，縮短芯片內部各元器件之間的信息傳輸速度，以此來提升性能。

一個主張堆積更多的晶體管，另一個主張縮短交互信息的時間。

通過對內部電路進行設計，以此來提升芯片性能的思路并不是華為第一個想到的。

AMD在2022年，推出了3D V-Cache技術的Ryzen 7 5800X3D芯片。

該芯片采用了硅通孔（TSV）技術，在計算單元上方以堆疊額外緩存的方法降低CPU在游戲上面的內存延遲情況，提升其幀率與響應速度。但是堆疊所帶來的后果就是功耗的增加，高負載場景下容易出現過熱降頻的情況。

在第二代3D V-Cache技術中，AMD重點針對散熱問題進行優化，讓核心可以直接使用散熱器，降低功耗。

AMD的3D V-Cache偏向于硬件封裝技術，而華為依靠韜定律所衍生的邏輯折疊技術，則是追求異構集成和系統級時延優化，并且強調在產業鏈層面的協同發展，涉及到SOC設計、底層電路設計、封裝技術等多個層面。

這對應了汪濤在節目中所表達的觀點，提出新思路之后，可以衍生出新的技術架構、新的技術標準、新的配套產業鏈。

ASML在推出EUV光刻機之后，之前DUV光刻機所配套的技術材料出現不適配的情況，需要重新依托EUV技術開發適配的供應鏈體系。EUV采用13.5nm的極紫外光，DUV采用193nm的深紫外光，這兩種光源屬于截然不同的技術理念。

每次在底層方向上面所產生的技術改變，都會帶來產業鏈的協同進步。

制造技術

項立剛在訪談中解釋稱，華為韜定律下的邏輯折疊技術，指的是華為用另一種芯片設計理念，達到了與傳統3nm芯片類似的核心頻率，但是其本質上還是需要依賴光刻技術實現芯片制造。

現在只能說我們可以通過芯片的電路設計優化，實現芯片核心頻率的提升，但是真正落實到芯片制造上，還是需要光刻機、刻蝕機、沉積設備等配套的制造設備。

EUV光刻機對比DUV光刻機，主要提升的是曝光精度，可以單次曝光出尺寸更小的晶體管，有效減少DUV光刻機通過多重圖案化制造先進芯片的繁瑣步驟。但是在實際的制造效率上面，ASML所有的EUV光刻機均沒有達到DUV的水平。

ASML最先進的第二代EUV EXE：5200B的制造效率為175片晶圓/小時，而ASML最先進的DUV NXT：2150i的制造效率為310片晶圓/小時。

如果能拿DUV制造出與EUV技術相持平的芯片性能，那么這對整個產業來說都是一種顛覆性的改變。不過目前基于華為韜定律所衍生的邏輯折疊芯片還未正式上市，實際的性能水平未知、能效未知、工藝未知，還無法判斷韜定律是否能替代摩爾定律成為未來產業的發展方向。

不過有一點可以肯定，在摩爾定律逼近物理極限的常態下，通過設計、互聯、封裝技術來縮短芯片內部各元器件之間的信息傳輸速度，這是整個行業都在推進的思路。

AMD、英特爾主要通過封裝技術提升性能，并且英特爾此前還嘗試過將不同工藝的芯片，以平鋪的方式同時集成在一塊基板上面，但實際效果不盡人意。

華為基于韜定律所衍生的邏輯折疊技術，從SOC設計層面就開始進行應用，而不是與AMD、英特爾一樣在后續的制造環節引入折疊封裝技術。這種從設計層面帶來的技術革新，需要整個產業鏈一起發展。

前臺積電副總、浸潤式技術發明人林本堅在2025年接受采訪時表示，如果外界不停地逼迫大陸企業努力去投資研發，那么未來可能會出現半導體界的deep seek。把臺積電過去搞5nm、3nm的辛苦完全抹去，用7nm的東西去做5nm的事情，這樣對臺積電來說就麻煩了。